從純技術(shù)角度考慮兩個(gè)最廣泛使用的DRAM選項(xiàng)-同步DRAM（SDRAM）和減少延遲的DRAM（RLDRAM）。SDRAM tRC在過(guò)去10年中沒(méi)有實(shí)質(zhì)性的發(fā)展，約為48ns，這與21MT/s的RTR相關(guān)。其他基于DRAM芯片的存儲(chǔ)設(shè)備已被設(shè)計(jì)為以密度為代價(jià)提高tRC。例如RLD RAM3的RC為8ns，與125MT/s的RTR相關(guān)。從本質(zhì)上講DRAM芯片是針對(duì)涉及確定性計(jì)算算法的順序訪問(wèn)進(jìn)行優(yōu)化的，但高頻交易卻無(wú)法做到這一點(diǎn)。
 
更好的替代方法是同步SRAM存儲(chǔ)器。盡管基于DRAM芯片的內(nèi)存提供更高的內(nèi)存容量，但它們無(wú)法滿足交易平臺(tái)緩存所要求的延遲和性能。數(shù)十年來(lái)，SRAM存儲(chǔ)器一直是大多數(shù)高性能應(yīng)用程序的首選存儲(chǔ)器。與一般的基于DRAM芯片的解決方案相比，基于SRAM的解決方案速度提高了24倍。
 
在SRAM存儲(chǔ)器中，QDR SRAM系列可提供世界上任何形式的存儲(chǔ)器中最高的性能。QDR SRAM專門為突發(fā)隨機(jī)訪問(wèn)而構(gòu)建。借助專用于讀寫(xiě)的端口，QDR存儲(chǔ)器非常適合平衡的讀寫(xiě)操作（如訂單簿管理）。賽普拉斯的QDR-IV等最新的QDR SRAM更進(jìn)一步，并提供了兩個(gè)雙向端口。當(dāng)讀取和寫(xiě)入的混合不平衡時(shí)，這使QDR-IV高效，例如TCP/IP處理查找和提要處理之類的操作就是這種情況。
 
下表提供了各種核心內(nèi)存技術(shù)解決方案的比較：

 
QDR-IV內(nèi)存的RTR為2132MT/s，延遲為7.5ns。考慮到FPGA解決方案的隨機(jī)存取性能至關(guān)重要，這些存儲(chǔ)器可幫助大幅降低總體交易延遲。該SRAM的高工作頻率和雙端口操作可實(shí)現(xiàn)為要求苛刻的網(wǎng)絡(luò)環(huán)境而構(gòu)建的超低延遲數(shù)據(jù)包緩沖區(qū)。QDR-IV的無(wú)與倫比的隨機(jī)事務(wù)處理率還為需要立即查詢大型表或其他數(shù)據(jù)結(jié)構(gòu)的自定義應(yīng)用程序提供了便利。雖然DRAM是用于存儲(chǔ)大量信息以進(jìn)行數(shù)據(jù)記錄的更好的存儲(chǔ)器，但高性能SRAM可以與其結(jié)合使用，以存儲(chǔ)計(jì)算查找或緩存用于延遲關(guān)鍵路徑的數(shù)據(jù)。
 
除了RTR和延遲優(yōu)勢(shì)之外，許多SRAM存儲(chǔ)芯片還集成了許多新功能，例如用于提高可靠性的糾錯(cuò)碼（ECC），管芯端接（ODT）和去偏斜訓(xùn)練，以改善信號(hào)完整性。
 
鑒于可以產(chǎn)生幾納秒的競(jìng)爭(zhēng)優(yōu)勢(shì)，因此在構(gòu)建基于FPGA的定制解決方案時(shí)，使用的存儲(chǔ)器類型也是至關(guān)重要的方面。由于基于QDR的存儲(chǔ)器的固有優(yōu)勢(shì)，許多FPGA供應(yīng)商正在將QDR存儲(chǔ)器解決方案納入其最新一代的高性能基于FPGA的交易解決方案中。與使用傳統(tǒng)存儲(chǔ)器解決方案的交易者相比，這使使用這些FPGA的交易者具有先發(fā)優(yōu)勢(shì)。QDR存儲(chǔ)器得到Altera和Xilinx等領(lǐng)先的FPGA供應(yīng)商的支持。


關(guān)鍵詞：SRAM