普通的存儲(chǔ)器器件為單端口，也就是數(shù)據(jù)的輸入輸出只利用一個(gè)端口，設(shè)計(jì)了兩個(gè)輸入輸出端口的就是雙端口sram。雖然還具有擴(kuò)展系列的4端口sram，但雙端口sram已經(jīng)非常不錯(cuò)了。雙端口sram經(jīng)常應(yīng)用于cpu與其周邊控制器等類似需要直接訪問存儲(chǔ)器或者需要隨機(jī)訪問緩沖器之類的器件之間進(jìn)行通信的情況。下面專注于代理銷售sram芯片,PSRAM等存儲(chǔ)芯片供應(yīng)商介紹關(guān)于雙端口SRAM中讀干擾問題。

從存儲(chǔ)單元來看，雙端口SRAM只是在單端口SRAM的基礎(chǔ)上加上了兩個(gè)存取管（見圖1），但要實(shí)現(xiàn)兩個(gè)端口對(duì)存儲(chǔ)單元的獨(dú)立讀寫，還要對(duì)新增的端口復(fù)制一套單端口SRAM的讀寫外圍電路。然而這樣雖然增強(qiáng)了存儲(chǔ)器的讀寫能力，但卻是以降低存儲(chǔ)單元的穩(wěn)定性為代價(jià)的，具體表現(xiàn)為雙端口SRAM的兩個(gè)端口進(jìn)行同行存取時(shí)發(fā)生的讀寫干擾（Read/WriteDisturbance）問題；并且當(dāng)兩個(gè)端口進(jìn)行異步存取時(shí)，讀寫干擾會(huì)表現(xiàn)出一定的規(guī)律性；對(duì)讀寫干擾問題目前尚未找到完美的解決方法，現(xiàn)有的各個(gè)方法都具有一定的側(cè)重方向。
     
讀干擾的原理分析
 
如圖2（a）所示，當(dāng)雙端口SRAM的兩個(gè)端口對(duì)不同的行進(jìn)行操作時(shí)，只有連接在WLAn-1和WLBn上的存取管才會(huì)被打開，即一個(gè)雙端口SRAM存儲(chǔ)單元只有兩個(gè)存取管被打開，所以此時(shí)雙端口SRAM單元可以像單端口SRAM單元一樣工作。但是如果兩個(gè)端口對(duì)同一行進(jìn)行操作時(shí)，如圖2（b），由于半選擇問題該行所有存儲(chǔ)單元的所有存取管都將被打開。當(dāng)一個(gè)進(jìn)行讀操作的存儲(chǔ)單元的所有存取管都被打開時(shí)，和單端口SRAM讀操作時(shí)存取管降低RSNM同理，該單元的RSNM將有更大幅度的下降，這稱為讀干擾；此外，偽讀取操作對(duì)執(zhí)行寫操作的存儲(chǔ)單元的數(shù)據(jù)寫入也會(huì)造成困難，這稱為寫干擾。現(xiàn)在假設(shè)A端口在進(jìn)行讀操作，B端口在進(jìn)行寫操作，下面分別分析讀干擾。

   
讀干擾
 
圖3是圖2（b）中左邊進(jìn)行讀操作的存儲(chǔ)單元的具體情形，可以看到，B端口的寫操作使WLB為高電平，此高電平對(duì)該單元產(chǎn)生了偽讀取操作。與單端口SRAM的讀取操作相比，下拉管N1將同時(shí)對(duì)BLA和BLB放電，這將導(dǎo)致兩個(gè)結(jié)果：第一，對(duì)BLA的放電電流減小，造成讀取時(shí)間增加；第二，D點(diǎn)電壓將會(huì)比單端口SRAM中讀取操作升高得更高，從而進(jìn)一步降低RSNM，甚至直接使單元翻轉(zhuǎn)。對(duì)于后者可以這樣簡(jiǎn)單地分析：N3和N5同時(shí)打開后，二者并聯(lián)，若將其看成整體，則存取管的寬度將增加一倍，其“電阻”減半，而N1的電阻不變，故在放電通路上D點(diǎn)的分壓變得更高；對(duì)于前者，雖然放電通路的電阻減小，N1的下拉電流增大，但其還沒有增大到原來的兩倍（其寬度加倍電流才會(huì)加倍），而N3和N5的電流相等，故N3分得的電流較之單端口SRAM將減小。


 關(guān)鍵詞：SRAM